MIT、メモリ積層でAI半導体の電力効率を劇的改善

MITの研究チームは、既存の半導体回路上にトランジスタとメモリを積層する新しい製造技術を開発しました。この技術は、生成AIやディープラーニングなどのデータ集約型計算における電力消費を大幅に削減し、処理能力を向上させる可能性を秘めています。

従来のチップでは、計算を行うトランジスタとデータを保存するメモリが分かれており、データ移動によるエネルギーロスが課題でした。今回の手法は、配線層である「バックエンド」に機能素子を直接形成することで、この移動距離を劇的に短縮します。

ブレークスルーの鍵は、新材料「アモルファス酸化インジウム」の採用です。通常のシリコン積層には高温が必要で既存回路を破壊してしまいますが、新材料は150度という低温で処理可能なため、下層へのダメージを防ぎつつ高密度な積層を実現しました。

研究チームは製造プロセスを最適化し、わずか2ナノメートルの極薄層でも欠陥を最小限に抑えることに成功しました。強誘電体材料を用いてメモリ機能を統合したこの極小トランジスタは、10ナノ秒での高速スイッチングと低電圧動作を両立しています。

AIの普及により計算需要と電力消費が急増する中、本技術は持続可能なコンピューティング基盤として期待されます。研究チームは今後、このバックエンド・プラットフォームを単一回路へ統合し、さらなる性能限界の突破を目指すとしています。