MIT、省エネ半導体の新材料技術を開発

MIT研究チームが、既存の半導体チップの裏面にトランジスタとメモリを一体的に積層する新しい製造技術を開発しました。従来は分離していた演算と記憶を近接配置することで、データ移動によるエネルギー損失を大幅に削減できます。

鍵となるのは非晶質酸化インジウムという新材料です。約150度という低温で成膜できるため、既存回路を破壊せずに裏面への積層が可能になりました。材料層はわずか約2ナノメートルの薄さで、欠陥を最小限に抑える最適化も実現しています。

この技術で作られた約20ナノメートルのメモリトランジスタは、10ナノ秒のスイッチング速度を達成しました。AI・深層学習の電力消費問題の解決に向けた重要な一歩として期待されています。