詳細を読む
スタートアップのVerkor.ioは、AIエージェントシステム「Design Conductor」を用いて、RISC-V CPUコア「VerCore」をわずか12時間で設計したと発表しました。219語の設計仕様書を入力するだけで、設計・実装・テスト・レイアウトまでを自律的に完了し、EDAソフトウェアで使用可能なGDSIIファイルを出力します。これはAIエージェントによるRISC-V CPUコアの完全設計として初の事例です。
Design Conductorは、LLMを構造化されたステップに沿って動作させるハーネスです。人間のチップ設計者が踏む工程を模倣し、仕様分析からRTL記述、電力供給やタイミング検証、レイアウトまでを段階的に処理します。一部のタスクではOpenROADなどの外部ツールも呼び出します。SynopsysやCadenceもAIツールを提供していますが、仕様から完成まで全工程を自律処理する点がDesign Conductorの特徴です。
VerCoreのクロック速度は1.48GHzで、CoreMarkベンチマークで3,261点を記録しました。これは2011年のIntel Celeron SU2300と同等の性能です。最先端CPUには及びませんが、RISC-Vはオープン標準で無償利用可能なため、コスト面での実用性があります。チップはまだ物理製造されておらず、RISC-Vリファレンスシミュレータ「Spike」と学術用7nmプロセスキット「ASAP7 PDK」で検証されています。
ただし、LLMには人間の直感が欠けるという限界もあります。タイミングエラーの修正で非効率な試行錯誤を繰り返すなど、経験ある設計者なら避けられる問題に陥ることがあります。Verkor.ioのDavid Chin副社長は「経験を計算資源で代替している」と表現しています。設計の複雑さが増すほど計算コストは非線形に増大するため、専門家の知見との併用が現実的です。
それでも、小規模チームでのチップ設計を可能にする点で大きな意義があります。Verkor.ioによると、現時点では5〜10人の専門家チームがあれば量産可能な設計に到達できるとのことです。同社は4月末に設計ファイルを公開し、6月のDAC(設計自動化カンファレンス)でFPGA実装のデモを予定しています。