詳細を読む
IEEE Fellowで半導体IP企業Silicon Creationsのシニア設計者であるMaysam Ghovanloo氏が、約30年にわたるASIC設計キャリアを通じて感じた学術界と産業界の根本的な違いを解説しています。同氏は大学教授から2019年に産業界へ転身し、研究で培った知識が直接通用しない場面に直面したといいます。
学術界と産業界の最大の違いは目的にあります。学術界では新しい回路技術や設計手法の新規性の実証が成功の基準ですが、産業界では仕様どおりに動作し、量産で歩留まりを確保し、スケジュールどおりに納品することが求められます。先端プロセスではリソグラフィマスクだけで数千万ドルの費用がかかるため、リスクを体系的に排除する設計手法が不可欠です。
こうした背景からシリコンIPの活用が広がっています。現在の先端チップでは物理面積の約80%をArm、Cadence、Synopsysなどが提供する既製のIPブロックが占めています。ソフトウェア開発者が既存ライブラリを使うように、ASIC設計者もプロセッサコアやメモリインターフェースなどの検証済みブロックをライセンスし、システムレベルの統合に注力しています。
検証の考え方も大きく異なります。学術界では試作40個のうち最初の5〜10個が動けば論文には十分ですが、産業界では不良率を100万分の1単位で管理し、わずかな異常も原因を特定して再発防止を図ります。プロジェクトの時間軸も、学術界の柔軟なサイクルに対し、産業界は固定されたスケジュールと市場投入時期に縛られています。
ASIC市場は自動車やAI向け需要の拡大により、2033年までに234億ドルから388億ドルへの成長が見込まれ、半導体産業全体も2030年に1兆ドル到達が予測されています。同氏は「学術界は何が可能かを探求し、産業界は何がスケールで実現可能かを見極める」と述べ、両者の視点を理解することが次世代エンジニアにとって不可欠だと強調しています。